数字频率计
数字频率计
数学与计算机科学学院 电子信息科学与技术
105032005036 陈先定指导老师：陈家祯
【摘要】本设计是基于AT89C2051单片机的软硬件系统设计，硬件电路包括信号预处理电路、波形转换电路、波形整形及分频电路、显示电路，它们在本文中都有详细介绍。在单片机设计中应用单片机的数字运算和控制功能实现了测频量程的自动切换，满足了时间要求和精度要求。
【关键词】频率计；分频；AT89C2051
1 1概述
1.1课题研究背景
数字频率计是一种基础测量仪器，到目前为止已有30多年的发展史。早期，设计师们追求的目标主要是扩展测量范围，再加上提高测量精度、稳定度等，这些也是人们衡量数字频率计的技术水平，决定数字频率计价格高低的主要依据。目前这些基本技术日臻完善，成熟。应用现代技术可以轻松地将数字频率计的测频上限扩展到微波频段。
随着科学技术的发展，用户对数字频率计也提出了新的要求。对于低档产品要求使用操作方便，量程（足够）宽，可靠性高，价格低。而对于中高档产品， 则要求有高分辨率，高精度，高稳定度，高测量速率；除通常通用频率计所具有的功能外，还要有数据处理功能，统计分析功能，时域分析功能等等，或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现，但要真正完美的实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。
随着数字集成电路技术的飞速发展，应用计数法原理制成的数字式频率测量仪器具有精度高、测量范围宽、便于实现测量过程自动化等一系列的突出特点。
1.2课题研究意义
本课题的研究内容为数字频率计的单片机实现，主要涉及信号的预处理、数据采集、计算、译码及量程的自动转换等功能模块的软硬件实现。通过该项设计，可以将模拟电路及数字电路的理论知识运用于实际设计中，并熟练编程控制单片机的能力，同时提高分析问题和解决问题的能力。
2芯片介绍
2.1 10116
10116是一个三运算放大器，带有正、反输出端，逻辑图（图2-1）及引脚功能（图2-2）如下：
图2-1 逻辑图 图2-2 引脚图
2.2 74HC04
74HC04为六反相器，引脚图如图2-4，逻辑表达式为。Y=/A。
图2-3 引脚图
2.3 74HC14
74HC14是六反相器（施密特触发器），引脚图如图2-5，逻辑表达式为Y=/A
图2-4 引脚图
2.4 74HC74
74HC74是一双D型正沿触发器，带异步置位和清零端，其引脚及功能如图2-6、2-7所示。
D触发器在本设计中主要用于二分频，即对经过562分频的信号再一次分频，进一步降低它的频率，提高单片机的测量范围。
2.5 74HC164
74HC164是8位串入并出移位寄存器，引脚排列图和逻辑功能示意图如下图所示：
图2-7 引脚图 图2-8 逻辑功能示意图
Ds=Da*Db=是数码串行输入端，/R是清零端，Q0~Q7是数据并行输出端，CP是时钟脉冲——移位操作信号。其逻辑功能表如下：
图2-9 逻辑功能表
图2-9所示是74HC164状态表，由表可知，74HC164具有下列功能：
（ 1）清零功能
当 /CR(/ Re set) = 0 时，移位寄存器异步清零。
（ 2）保持功能
当 /CR(/ Re set) = 1、CP（Clock）不处于上升沿时，移位寄存器保持状态不变，
（ 3）送数功能
当 /CR(/ Re set) = 1时，CP（Clock）上升沿将加在 Ds = Da * Db 端的二进制数码依次送入移位
寄存器中。状态方程为 Ds = Da * Db
2.6 74HC145
74HC145是一个BCD—十进制译码器/驱动器（OC），用于驱动发光二极管、继电器或MOS电路；能吸收80mA电流，LS145典型功耗为35mW；耐压15V，引脚图（图2-10）和逻辑功能表如下：
2
2.7 AT89C2051
AT89C2051与Intel的51系列兼容，没有P0口、P2口，所以不能扩充外部程序存储器、外部数据存储器，有些指令不能使用或受到一定的限制，如MOVX，MOVC。内部集成一个A/D转换器。它是一个带有2KB可编程只读存储器（EEPROM）的低压高性能8位CMOS微型计算机。它用ATMEL的高密度非易失存储技术制造，并和工业标准MCS—51指令集和引脚结构兼容。通过在单块芯片上组合通用的CPU和Flash存储器，使AT89C2051成为一强劲的微型计算机。它为许多嵌入式控制应用提供了高度灵活和低成本的解决办法。
其主要性能参数如下：
和MCS-51产品兼容
2KB可重编程Flash存储器
耐久性：1000次写/擦除
电源：2.7~6V的操作范围
全静态操作：0Hz~24MHz
2级加密程序存储器
128*8位内部RAM
15条可编程I/O引线
2个16位定时器/计数器
6个中断源
可编程串行UART通道
直接LED驱动输出
片内模拟比较器
低功耗空载和掉电方式AT89C2051的引脚配置如图（2-11）所示：
1.VCC：电源端。
2.GND：接地端。
3.P1口：P1口是8位双向I/O口。引脚P1.2~P1.7提供内部上拉电阻。P1.0和P1.1要求外 部上拉电阻。P1.0和P1.1还分别作为片内精密模拟比较器的同相输入（AIN0）和反相输入（AIN1）。P1口输出缓冲器可吸收20mA电流，并能直接驱动LED显示。当P1口引脚写入“1”时，可用作输入端。当引脚P1.2~P1.7用作输入端并被外部拉低时，将因内部的上拉电阻而输出电流（IIL）。P1口还在Flash编程和程序效验期间接收代码数据。
4.P3口：P3口的P3.0~P3.5，P3.7是带有内部上拉电阻的7个双向I/O引脚。P3.6用于固定输入片内比较器的输出信号，并且作为一通用I/O引脚而不可访问。P3口缓冲器可吸收20mA电流。当P3口引脚写入“1”时，它们被内部上拉电阻拉高并可用作输入端。用作输入端时，被外部拉低的P3口引脚将因内部的上拉电阻而输出电流（IIL）。P3口还用于实现AT89C2051的各种功能，如表2-2所示
表2-2 P3口第二功能表
数字频率计.doc
