学海网

数字电子钟逻辑电路设计

课题分析
　　 数字电子钟一般由六个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计时器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器和显示器构成。其原理图如下所示:根据设计任务，对照数字电子钟的框图，可分为以下几个模块进行设计：（1）1Hz标准脉冲发生器：1Hz标准脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量。通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的标准秒脉冲。（2）计数译码显示:秒、分、时分别为六十、六十、二十四进制，可以采用同步或异步中规模计数器完成。（3）译码采用4/7译码器驱动共阳极数码管。（4）校正电路由于走时不准确而造成显示的时间快或慢，就要对表进行校准。这一功能利用手动单脉冲或连续脉冲对其进行校准。4.整点报时电路当时计数器在计数到整点前11秒时，开始报时。即分计数到59，秒计数到49时，输出一个延时高电平，打开低音与门，使报时按500Hz鸣叫5声；到秒位的计数器计数到58时，结束高电平脉冲。而当计数到59时，则驱动高音与门，使报时按1000Hz的输出频率鸣叫一声。
　　 ......