您现在正在浏览:首页 > 论文 > 电子电工 > 课程设计-数字接入系统

免费下载课程设计-数字接入系统

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:数字通信
  • 适用年级:大学
  • 上传用户:anne_yq_yang
  • 文件格式:word
  • 文件大小:778.17KB
  • 上传时间:2009-2-9 13:32:18
  • 下载次数:0
  • 浏览次数:118

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
课程设计 数字接入系统,共47页,23619字。
引言
高速传输系统中低速设备的接入有着广泛的应用范围。在环境监控等监控网络中,被监控设备往往提供RS-232/RS-485/V.10/V.35的通信接口,为了要将这些接口的低速数据送往远端中心,一般常通过DDN专线,基带MODEM,专用复接设备接入高速码流来实现低速数据的传输。这些方法各有各的要求和特点。但在专用集成电路、微电子技术的发展中,出现了现场可编程逻辑器件(PLD),其中现场可编程门陈列(FPGA)和复杂可编程逻辑器件(CPLD)等可编程器件在数字通信中得到广泛的应用。在本论文中,采用PCM编码原理及FPGA编程技术实现PCM数字接入的设备,可以实现低速速率数据透明接入PCM(2M)码流的任意时隙的传输。
在时分制的PCM通信系统中,为了扩大传输容量和提高传输效率,通常需要把若干低速的数据码流按一定格式合并成为高速的数据码流,从而满足所要的要求。64kb/s的PCM的接入系统,就是依据数字复接、分接技术的时分复用原理,完成数据码流合路和分路的系统。
在设计64kb/s的PCM数字接入系统,需完成的任务有:首先,在FPGA芯片编写的PCM编码控制信号下,对语音信号进行PCM编码;再将64kb/s的PCM数字信号,经过同步复接,形成2.048M的码流;在接收端,经过同步分接,进而从2.048M的码流中,恢复为原始的信号。在系统设计中,在现场可编程门阵列(FPGA)芯片中,还需完成64kb/s接口的Miller码的编译码、E1基群传输HDB3码的编译码 ,时钟提取、帧同步提取的VHDL程序、时隙控制程序、PCM编译码控制信号等功能程序的编写。从而,完成以PCM模块作为典型,实现n×64k数字接入设备的研制。
......
资料文件预览
共1文件夹,1个文件,文件总大小:995.00KB,压缩后大小:778.17KB
  • 课程设计-数字接入系统
    • Microsoft Word文档264859$longzeqin$pcm数字接入系统.doc  [995.00KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部