您现在正在浏览:首页 > 论文 > 电子电工 > 毕业设计-基于 NIOS II 的 DDS 双踪函数发生器设计

免费下载毕业设计-基于 NIOS II 的 DDS 双踪函数发生器设计

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:电子科学与技术
  • 适用年级:大学
  • 上传用户:joeboe
  • 文件格式:pdf
  • 文件大小:2.46MB
  • 上传时间:2018/2/23 0:20:20
  • 下载次数:0
  • 浏览次数:0

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
毕业设计-基于 NIOS II 的 DDS 双踪函数发生器设计,共31页。
摘要:本设计应用Altera公司的CycloneII系列芯片基于NiosⅡ嵌入式处理器的SOPC技术,设计完成了双踪函数信号发生器系统。信号发生器基于DDS原理以及结合Nios软核作为外围和数据控制器,单片FPGA芯片实现高精度、高频率的双通道各信号源的产生。同时较全面的利用Quartus和NiosIDE的设计方法,为大学生Soc原理与应用和嵌入式设计提供了一种全面的设计例程,对于提高在校大学生相关设计和实践提供了一种新思路。
关键字:NiosII,DDS,SOPC ,双踪函数发生器,教学思路
目录
第1章引言1
第2章整体思路及方案概述2
第3章原理概述及理论分析3
31 芯片简介:3
32 DDS系统简介:4
33 理论计算:5
第4章主要功能电路设计6
41 FPGA硬逻辑部分:(各模块Verilog程序见附表)6
411 基本构成:6
412 波形选择器choice:6
413 地址累加器adder:7
414 相位累加器phase:7
415 各波形处理模块:8
42 FPGA Nios II软核部分:(各模块C程序见附表)9
43 FPGA 锁相环部分:11
44 外围电路设计-DAC模块:11
45 外围电路设计-液晶显示:12
第5章整体资源消耗及电路仿真和效果14
51 FPGA EP2C5T114N芯片资源消耗:14
52 FPGA部分的逻辑功能仿真:15
53 顶层最终逻辑图:16
第6章硬件验证效果图17
61 整体图:17
62 部分波形示波器显示图18
参考文献21
第7章附表(部分代码)22
资料文件预览
共1文件夹,1个文件,文件总大小:3.18MB,压缩后大小:2.46MB
  • 毕业设计-基于 NIOS II 的 DDS 双踪函数发生器设计
    • Adobe Acrobat可导出文档格式文件毕业设计:基于 NIOS II 的 DDS 双踪函数发生器设计.pdf  [3.18MB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部