您现在正在浏览:首页 > 论文 > 电子电工 > 毕业设计-用FPGA实现一个典型的51内核并检验

免费下载毕业设计-用FPGA实现一个典型的51内核并检验

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:电子信息工程
  • 适用年级:大学
  • 上传用户:syj5063
  • 文件格式:word
  • 文件大小:488.13KB
  • 上传时间:2017/8/13 20:23:38
  • 下载次数:0
  • 浏览次数:0

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
毕业设计-用FPGA实现一个典型的51内核并检验,共41页,14617字,附任务书、英文翻译。
摘要
本论文的研究任务是用FPGA实现一个单片机内核。即使用硬件描述语言VHDL来实现整个系统的逻辑描述,所实现的指令系统与8051单片机的指令系统完全兼容。再以QuartusⅡ软件为工具,完成所有模块的软件仿真测试。
本文对8051单片机进行原理分析和特征提取,介绍了EDA开发工具以及本IP核的设计方案。利用自顶向下的设计方法把8051IP核划分成多个子模块,并在QuartusⅡ软件中分别用VHDL语言来完成各个子模块实现程序的编写。最后,采用原理图连接的方法把各个模块连接起来组成了完整的8051IP核。
设计完成后,在QuartusⅡ软件中对所设计的8051IP核进行验证,本文通过具体的实验来对8051IP核进行验证。
关键词:VHDL;8051单片机;FPGA

Abstract
In this paper, the research is the realization of a microcontroller core FPGA. That is, the use of hardware description language VHDL to realize the logic described the system as a whole, achieved by the command system and the 8051 SCM system is fully compatible with the directive. Then Quartus Ⅱ software tools, complete all the modules of the software simulation tests.
In this paper, for 8051 SCM principles of analysis and feature extraction, introduced the EDA development tools and the IP core design. Use of top-down approach to the design of the 8051 IP divided into multiple sub-module, and Quartus Ⅱ software were used to complete all of VHDL module to achieve the preparation process. Finally, the principle of using the method to connect the various modules to form a complete 8051 IP nuclear.
Upon completion of the design, in the Quartus Ⅱ software designed by the 8051 IP nuclear verification, the paper through specific experiments to the 8051 IP nuclear verification.
Key Words: VHDL;8051IPCORE;FPGA

目 录
摘 要 I
Abstract II
引 言 1
1 绪论 2
1.1 课题研究的背景 2
1.2 选题的依据和意义 3
1.3 本论文的主要工作 4
2 8051结构分析及8051IP核的总体规划 5
2.1 8051单片机内部结构原理 5
2.1.1 CPU结构 5
2.1.2 存储器结构 6
2.1.3 定时器/计数器 6
2.1.4 中断系统 7
2.1.5 I/O端口 7
2.2 8051IP核的顶层设计和系统模块的划分 7
2.2.1 自顶向下的设计方法 8
2.2.2 8051IP核的具体分割 8
2.3 8051IP核的设计工具介绍 10
2.3.1 VHDL语言介绍 10
2.3.2 QuartusII软件及各模块在其中的开发流程介绍 10
3 8051IP核部分模块的具体设计 12
3.1 alu模块的实现 12
3.1.1 alucore逻辑运算块 13
3.1.2 addsub加减法模块 16
3.2 存储器模块的实现 23
3.3 8051IP模块的总体实现 26
4 检验8051IP核 28
4.1 流水灯控制原理 28
4.2 流水灯控制框图 28
4.3 流水灯控制硬件设计部分 29
4.4 流水灯控制软件设计部分 30
4.5 结果显示 32
5 结论 33
5.1 论文主要工作 33
5.2 论文的后续研究和展望 33
参 考 文 献 34
致 谢 35
资料文件预览
共2文件夹,3个文件,文件总大小:816.50KB,压缩后大小:488.13KB
  • 毕业设计-用FPGA实现一个典型的51内核并检验
    • 0420221-34朱燕玲
      • Microsoft Word文档中北大学分校英文翻译格式.doc  [81.50KB]
      • Microsoft Word文档任务书及评语格式(1).doc  [37.50KB]
      • Microsoft Word文档用FPGA实现一个典型51内核并检验.doc  [697.50KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部