您现在正在浏览:首页 > 论文 > 电子电工 > 毕业论文-循环冗余差错校验编码(CRC)编译码系统的FPGA实现

免费下载毕业论文-循环冗余差错校验编码(CRC)编译码系统的FPGA实现

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:电子科学与技术
  • 适用年级:大学
  • 上传用户:雪薇グ翼天使
  • 文件格式:word
  • 文件大小:231.78KB
  • 上传时间:2013-7-25 1:58:03
  • 下载次数:0
  • 浏览次数:0

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
毕业设计-循环冗余差错校验编码(CRC)编译码系统的FPGA实现,共39页,11119字。
摘要
随着通信的高速发展和人们对通信质量的要求提高,在通信中保证通信高效正确越来越重要。在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法,循环冗余校验CRC(Cyclic Redundancy Check)由于编码简单且有效,是一种最常用的信道编码方法。而FPGA具有灵活性好,实时处理能力强,易于升级扩展的特点,因此开展基于FPGA的循环冗余校验码的编译码系统平台具有重要的意义。论文对该CRC编译码系统和FPGA设计方法进行了相关研究,最后用Altera公司的最新的FPGA开发平台QuarusII 7.2实现了相关设计。
本文基于CRC编译码理论,以CRC-4编码过程为例,分别实现了并行CRC编译码和串行CRC编译码系统的各功能模块,其中在并行CRC校验中实现了单时钟周期完成整个校验的过程,在串行CRC校验中运用了反馈移位寄存器完成设计。经过VHDL设计并给出这些模块的波形仿真及RTL电路分析,从中比较在不同的编码方式下各编码方式的优缺点。论文完成了各个模块的设计及性能测试,测试结果表明该系统具有能准确译出信号,性能稳定,灵活性好,抗干扰强等特点并且达到课题各项指标的要求。
关键词:循环环冗余校验码 CRC FPGA Quartus II

目录
第一章 绪论 1
1.1研究背景 1
1.2 FPGA的发展现状及基本构成 2
1.3本论文的研究内容及意义 3
第二章 循环冗余码理论基础 5
2.1 CRC编码原理 5
2.2 CRC编码过程 6
第三章 循环冗余码的并行编译码系统实现 8
3.1 并行CRC校验生成模块设计 8
3.2 并行CRC接收校验模块 13
第四章 循环冗余码的串行编译码系统实现 17
4.1 串行CRC校验编码模块 17
4.2 串行CRC校验接收模块 25
第五章 结论与体会 32
5.1 结论 32
5.2 体会 32
参考文献 34
致谢 35
资料文件预览
共1文件夹,1个文件,文件总大小:391.50KB,压缩后大小:231.78KB
  • 毕业论文-循环冗余差错校验编码(CRC)编译码系统的FPGA实现
    • Microsoft Word文档循环冗余差错校验编码(CRC)编译码系统的FPGA实现.doc  [391.50KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部