您现在正在浏览:首页 > 论文 > 电子电工 > 毕业设计-基于VHDL数字频率计

免费下载毕业设计-基于VHDL数字频率计

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:电子技术
  • 适用年级:大学
  • 上传用户:lesirius
  • 文件格式:word
  • 文件大小:1.37MB
  • 上传时间:2010-4-11 15:22:14
  • 下载次数:0
  • 浏览次数:189

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
毕业设计 基于VHDL数字频率计 共44页,11504字。
摘 要
在电子设计领域,随着计算机技术、大规模集成电路技术、EDA(Electronics Design Automation)技术的发展和可编程逻辑器件的广泛应用,传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本课题的数字频率计设计,采用自上向下的设计方法。一块复杂可编程逻辑器件CPLD((Complex Programmable Logic Device)芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。在QuartusII平台上,用VHDL(Very High Speed Integrated Circuit Hardware Descripeion Language,即超高速集成电路硬件描述语言)语言编程完成了CPLD的软件设计、编译、调试和仿真。VHDL诞生于1982年,是由美国国防部开发的一种快速设计电路的工具,目前已经成为IEEE(The Institute of Electrical and Electronics Engineers)的一种工业标准硬件描述语言。系统CPLD芯片的现场可编程性,不但大大缩短了开发研制周期,而且使本系统具有结构紧凑、体积小,可靠性高,测频范围宽、精度高等优点。本文详细论述了系统自上而下的设计方法及各部分硬件电路组成及单片机、CPLD的软件编程设计。

关键词: EDA技术,单片机,CPLD,频率计
资料文件预览
共1文件夹,1个文件,文件总大小:1.98MB,压缩后大小:1.37MB
  • 毕业设计-基于VHDL数字频率计
    • Microsoft Word文档基于VHDL数字频率计(毕业论文).doc  [1.98MB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部