您现在正在浏览:首页 > 论文 > 电子电工 > 毕业设计-多功能数字钟的设计

免费下载毕业设计-多功能数字钟的设计

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:电子
  • 适用年级:大学
  • 上传用户:浴着暮春的雨
  • 文件格式:word
  • 文件大小:381.82KB
  • 上传时间:2009-1-22 20:04:41
  • 下载次数:1
  • 浏览次数:348

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
毕业设计 多功能数字钟的设计(共39页,10417字)
摘要
数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑和时序电路。
因此,我们此次设计与制做数字钟就是为了了解数字钟的原理,从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟;也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟;还可以利用单片机来实现电子钟等等。这些方法都各有其特点。我们是使用Verilog HDL来设计的,并且用仿真器对其进行仿真。
关键词 数字钟;Verilog HDL语言;仿真器
目 录
1、绪论 1
2、VERILOG HDL的基础知识
2.1 VERILOG HDL 概述 2
2.1.1 VERILOG HDL的发展历史 2
2.1.2 VERILOG HDL的主要功能 2
3、多功能数字钟的设计 8
3.1设计任务 8
3.2 多功能数字钟功能概述 10
3.3多功能数字钟系统框图 10
3.4详细功能及状态描述 3
3.5 参考模块设计 10
3.5.1 主控制模块maincontrol 10
3.3.2. 时间及其设置模块timepiece_main 10
3.3.3. 时间显示动态位选模块TIME_DISP_SELSCT 12
3.3.4. 显示模块 disp_data_mux 12
3.3.5. 秒表模块 stopwatch 12
3.3.6. 闹钟模块 alarmclock 13
3.3.7. 分频模块 fdiv 13
结论 20
致谢 21
参考文献
附录
附录1:主控制模块的源代码
附录2:时间及其设置模块的源代码
附录3:时间显示动态位选模块的源代码
附录4:显示模块的源代码
附录5:秒表模块的源代码
附录6:闹钟模块的源代码
附录7:分频模块的源代码 22
资料文件预览
共1文件夹,1个文件,文件总大小:589.00KB,压缩后大小:381.82KB
  • 毕业设计-多功能数字钟的设计
    • Microsoft Word文档253784$lwysytl$数字电子钟设计.doc  [589.00KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部