数字集成电路设计入门--从HDL到版图
- 资源类别：课件
- 资源分类：电子电工
- 适用专业：数字集成电路设计
- 适用年级：大学
- 上传用户：俺也是云门游士
- 文件格式：ppt
- 文件大小：1.48MB
- 上传时间：2008-9-19 1:51:30
- 下载次数：0 次
- 浏览次数：87 次
安全检测：瑞星：安全 诺顿：安全 卡巴：安全
资料简介
数字集成电路设计入门--从HDL到版图
第二章 Verilog 应用
第三章 Cadence仿真器
第五章 Verilog的词汇约定(Lexical convention)
第六章 Verilog的数据类型及逻辑系统
第七章 结构描述(structural modeling)
第八章 延时模型
第九章 编译控制的使用
第10章 Verilog操作符
第11章 行为建模
第12章 TUI调试
第13章 使用图形调试环境
第14章 对验证的支持
第15章 Verilog Test Bench使用简介
第16章 存储器建模
第17章 Verilog中的高级结构
第18章 用户定义基本单元
第19章 Verilog的可综合描述风格
第22章 Coding Styles for Synthesis
第二章 Verilog 应用
第三章 Cadence仿真器
第五章 Verilog的词汇约定(Lexical convention)
第六章 Verilog的数据类型及逻辑系统
第七章 结构描述(structural modeling)
第八章 延时模型
第九章 编译控制的使用
第10章 Verilog操作符
第11章 行为建模
第12章 TUI调试
第13章 使用图形调试环境
第14章 对验证的支持
第15章 Verilog Test Bench使用简介
第16章 存储器建模
第17章 Verilog中的高级结构
第18章 用户定义基本单元
第19章 Verilog的可综合描述风格
第22章 Coding Styles for Synthesis
资料文件预览
共2文件夹，5个文件，文件总大小：2.79MB，压缩后大小：1.48MB
- 数字集成电路设计入门--从HDL到版图
- 北大VERILOG课件
1-5.ppt [542.50KB]- 10-13.ppt [745.50KB]
- 14-16.ppt [239.50KB]
- 17-22.ppt [641.50KB]
- 6-9.ppt [687.00KB]
下载地址
- [ 数字集成电路设计入门--从HDL到版图下载 ] （需要: 10 个学海币） 如何赚学海币
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开？
A: 本站所有资源如无特殊说明，解压密码都是www.xuehai.net，如果无法解压，请下载最新的WinRAR软件。
Q: 我的学海币不多了，如何获取学海币？
A: 上传优质资源可以获取学海币，详细见学海币规则。
Q: 为什么我下载不了,但学海币却被扣了？
A: 由于下载人数众多，下载服务器做了并发的限制。请稍后再试，48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台，并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
Q: 为什么我下载的文件打不开？
A: 本站所有资源如无特殊说明，解压密码都是www.xuehai.net，如果无法解压，请下载最新的WinRAR软件。
Q: 我的学海币不多了，如何获取学海币？
A: 上传优质资源可以获取学海币，详细见学海币规则。
Q: 为什么我下载不了,但学海币却被扣了？
A: 由于下载人数众多，下载服务器做了并发的限制。请稍后再试，48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台，并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
