您现在正在浏览:首页 > 论文 > 电子电工 > 课程设计-基于CPLD的VHDL语言数字钟(含秒表)设计

免费下载课程设计-基于CPLD的VHDL语言数字钟(含秒表)设计

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:应用电子
  • 适用年级:大学
  • 上传用户:blake007
  • 文件格式:word
  • 文件大小:96.40KB
  • 上传时间:2008-11-5 23:42:18
  • 下载次数:0
  • 浏览次数:222

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
课程设计 基于CPLD的VHDL语言数字钟(含秒表)设计,共14页,3134字
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。
资料文件预览
共1文件夹,1个文件,文件总大小:182.50KB,压缩后大小:96.40KB
  • 课程设计-基于CPLD的VHDL语言数字钟(含秒表)设计
    • Microsoft Word文档2007123122585410300.doc  [182.50KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部