您现在正在浏览:首页 > 论文 > 电子电工 > 毕业设计-基于FPGA\MCS51单片机等精度频率计的设计

免费下载毕业设计-基于FPGA\MCS51单片机等精度频率计的设计

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:电子信息工程
  • 适用年级:大学
  • 上传用户:yzlsgdwf
  • 文件格式:word
  • 文件大小:341.81KB
  • 上传时间:2009-8-5 1:31:45
  • 下载次数:1
  • 浏览次数:180

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
毕业设计 基于FPGA\MCS51单片机等精度频率计的设计 共54页,16770字
摘 要
测量以频率为参数的被测信号,通常采用的是测频法或测周法。但是,当频率变化较大,如范围为100Hz~100KHz时,测频法和测周法就存在着很大的局限性,难以实现宽频带、高精度的测量。所以,当要求有一种测频方法能对频率变化范围较大的信号进行高精度的测量时,就必须采用等精度的测频技术。
等精度频率计是一种能够高精度地测量被测信号频率的数字测量仪器。它被广泛应用于航天、航空、电子、测控、自动化测量等领域。本论文利用等精度频率测量的原理,达到设计等精度频率计的目的。由于Altera公司生产的复杂可编程逻辑(CPLD)EPM7128具有定时精确及速度快等特点;同时,因为涉及到的倒数运算(频率与周期互为倒数关系),在单片机AT89C51上运算会非常简单方便。所以,硬件方面主要由以上两部分组成。软件方面,用VHDL语言编程在MAX+PLUSII中完成CPLD的软件设计、编译、调试、仿真以及下载;其中,单片机AT89C51是系统的主控部件。
系统中,采用十进制数字显示,实现测量正弦信号,方波信号,尖脉冲信号的频率、周期等的基本功能, CPLD与单片机相互结合、取长补短,以达到最佳的效果。
关键词:等精度频率计 CPLD/FPGA VHDL 显示电路

目录
前言.................................................................1
1可编程逻辑器件(FPGA)简介………………………………………………………2
1.1可编程逻辑器件的基本结构…………………………………………………3
1.2 硬件介绍………………………………………………………………………5
1.2.189C51介绍…………………………………………………………………5
1.2.2描述语言—VHDL…………………………………………………………7
2.等精度测频原理 …………………………………………………………………..9
2.1等精度测频的方法……………………………………………………………….9
2.2等精度频率计指标………………………………………………………………9
2.3设计流程图……………………………………………………………………….9
3 FPGA部分的设计……………………………………………………………………..11
3.1总体的设计……………………………………………………………………….11
3.2 测频芯片图………………………………………………………………………11
3.3硬件设计……………………………………………………………………………13
4功能模块设计……………………………………………………………………………14
4.1 D触发器模块………………………………………………………………………14
4.2 待测频率计数器模块……………………………………………………………14
4.3 标准频率计数器模块…………………………………………………………..15
4.4 测脉宽和占空比模块…………………………………………………………..15
4.5 64-8多路选择器模块…………………………………………………………….16
4.6 顶层模块…………………………………………………………………………17
5 系统的功能仿真及分析…………………………………………………………….19
5.1 D触发器模块仿真及分析…………………………………………………………19
5.2待测频率计数器模块仿真及分析……………………………………………….23
5.3 标准频率计数器模块仿真及分析……………………………………………….24
5.4 测脉宽和占空比模块仿真及分析……………………………………………….24
5.5 64-8多路选择器模块仿真及分析………………………………………………25
5.6 顶层模块仿真及分析……………………………………………………………26
6 下载配置设计………………………………………………………………………..28
6.1 建立用户约束文件(UCF)…………………………………………………….28
6.2引脚约束………………………………………………………………………..30
7 下载………………………………………………………………………………….30
7.1 选择FPGA下载时钟…………………………………………………………….31
7.2 生成FPGA配置文件(BIT文件)……………………………………………….31
7.3 配置器件………………………………………………………………………..31
8 社会效益……………………………………………………………………………36
结束语…………………………………………………………………………………..36
参考文献………………………………………………………………………………….37
谢词……………………………………………………………………………………….41
资料文件预览
共1文件夹,1个文件,文件总大小:721.00KB,压缩后大小:341.81KB
  • 毕业设计-基于FPGA\MCS51单片机等精度频率计的设计
    • Microsoft Word文档胡仲权的毕业设计.doc  [721.00KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部