您现在正在浏览:首页 > 论文 > 电子电工 > 毕业设计-基于FPGA的通用异步收发器的设计

免费下载毕业设计-基于FPGA的通用异步收发器的设计

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:应用电子技术
  • 适用年级:大学
  • 上传用户:天狼_风卷残云
  • 文件格式:word
  • 文件大小:180.99KB
  • 上传时间:2009-11-7 17:43:52
  • 下载次数:0
  • 浏览次数:244

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
南昌航空大学科技学院毕业设计 基于FPGA的通用异步收发器的设计,共38页,18251字。
摘要:EDA 技术作为现代电子设计技术的核心,它依赖强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为逻辑描述手段完成的设计文件,自动地完成逻辑编译、逻辑简化、逻辑分割、逻辑综合、结构综合,以及逻辑优化和仿真测试,直到实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式,即利用硬件描述语言和EDA软件来完成对系统硬件功能的。本文采用EDA技术对通用异步收发器的设计。
本设计采用的是可编程逻辑器件FPGA实现UART的功能,将FPGA的核心功能集成到FPGA上。FPGA由可编程逻辑单元阵列、布线资源和可编程的I/O单元阵列构成,一个FPGA包含丰富的逻辑门、寄存器和I/O资源[7]。一片FPGA芯片就可以实现数百片甚至更多个标准数字集成电路所实现的系统。
UART(通用异步接收发送设备) 是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。FPGA和CPLD 是大规模集成电路技术发展的产物,是一种半定制的集成电路。结合计算机开发平台技术( EDA技术) 可以快速、方便地构建数字系统。本课题采用可编程逻辑器件FPGA 实现UART的功能,将UART的核心功能集成到FPGA 上,硬件采用Altera公司的FPGA芯片,本设计包含UART 的发送模块、接收模块和波特率发生器模块,所有功能的实现全部采用VHDL 硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII 软件开发环境下实现。
关键词 :UART VHDL FPGA 仿真

目录
1 绪论 1
1.1 引言 1
1.2 选题的依据及意义 1
1.3 国内外研究概况及发展趋势 2
1.4 课题主要研究内容 3
2 相关知识的介绍 5
2.1 FPGA(现场可编程门阵列)芯片 5
2.2 硬件描述语言(VHDL) 10
2.3 EDA技术 12
3 UART总体设计 15
3.1 UART简介 15
3.2 UART的基本特点 15
3.3 基于FPGA的UART原理框图 16
4 系统具体设计 17
4.1 Quartus II开发平台的简介 17
4.2 系统顶层设计 18
4.3 系统底层设计 20
4.3.1 波特率发生器模块 20
4.3.2 UART接收器模块 21
4.3.3 UART发送器模块 25
5 系统仿真及结果 29
5.1 VHDL源程序仿真 29
5.2 波特率发生器的仿真结果 30
5.3 UART接收器的仿真波形结果 31
5.4 UART发送器的仿真波形结果 31
6 本文总结 32
6.1 研究总结 32
6.2 进一步工作展望 33
参考文献 33
致谢 35
资料文件预览
共1文件夹,1个文件,文件总大小:415.50KB,压缩后大小:180.99KB
  • 毕业设计-基于FPGA的通用异步收发器的设计
    • Microsoft Word文档基于FPGA的通用异步收发器的设计答辩后修改的论文.doc  [415.50KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部