您现在正在浏览:首页 > 论文 > 计算机 > 毕业设计-基于FPGA/CPLD的UART设计

免费下载毕业设计-基于FPGA/CPLD的UART设计

  • 资源类别:论文
  • 资源分类:计算机
  • 适用专业:计算机原理
  • 适用年级:大学
  • 上传用户:少女斯科拉的
  • 文件格式:word
  • 文件大小:195.94KB
  • 上传时间:2009-6-19 20:39:34
  • 下载次数:0
  • 浏览次数:126

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
毕业设计 基于FPGA/CPLD的UART设计 共26页,12032字
摘要
UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口。由于常用的UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计。首先简要介绍UART的基本特点, 然后依据其系统组成设计顶层模块, 再采用有限状态机设计接收器模块和发送器模块, 所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真。最后将综合好的UART的核心功能集成到FPGA上,并配制外围电路模拟UART的接口时序,最终可实现与PC机的数据通信。整个设计紧凑,小巧, 实现的UART功能稳定、可靠,可作为IP核被广泛集成在可编程逻辑器件中使用。
关键词 UART;FPGA;VHDL;有限状态机;Modelsim

目 录
中文摘要 I
英文摘要 II
前言 1
1. 概述 2
1.1 FPGA/CPLD概述 2
1.1.1 PLD开发软件 2
1.1.2.PLD/FPGA的分类和使用 3
1.1.3 PLD/FPGA的完整开发流程 5
1.2数字系统的建模方式 5
1.2.1行为级建模 5
1.2.2 RTL级建模 5
2. UART原理及现状 7
2.1 UART原理 7
2.1.1 UART概念 7
2.1.2 UART的组成原理 7
2.2 UART现状 8
2.2.1 传统的UART芯片 8
2.2.2 UART的IP 9
3. UART建模 10
3.1 总体设计 10
3.1.1 总体框图 10
3.1.2 资源分配 10
3.2 各模块的实现算法 10
3.2.1 波特率控制器 10
3.2.2 接收器 11
3.2.3 发送器 12
4. 测试仿真 13
4.1 TESTBENCH 13
4.1.1 为何要写Testbench 13
4.1.2 Testbench的结构 13
4.1.3 本设计的Testbench结构 14
4.2 本设计的仿真 14
4.2.1 波特率控制模块 14
4.2.2 发送器模块和接收模块 15
4.2.3 板级测试 15
5. 保证设计可靠性技术措施 16
5.1 时钟与复位处理 16
5.2 毛刺的规避和处理 16
5.2.1 尽量的使用了同步设计准则 16
5.2.2 尽量的减少竞争产生的条件 17
5.2.3 用D触发器滤除 17
5.3 LATCH的避免 17
5.4 避免状态机的死锁 17
6. 结论与展望 18
6.1结论 18
6.2 展望 18
参考文献 21
致谢 22
资料文件预览
共1文件夹,1个文件,文件总大小:400.50KB,压缩后大小:195.94KB
  • 毕业设计-基于FPGA/CPLD的UART设计
    • Microsoft Word文档基于FPGA的uart设计(本科毕业论文).doc  [400.50KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
论文相关下载
返回顶部