学海网

毕业论文 基于FPGA的简易逻辑分析仪的设计，共45页，9460字
摘要
本设计应用了FPGA芯片和VHDL硬件描述语言设计8位简易逻辑分析仪在模拟示波器上显示可移动的时间标志线，并采用LCD方式显示时间标志线所对应时刻的8路输入信号逻辑状态。.采用FPGA作为数据判断、存储、采集和处理的核心控制系统之一。以单片机AT89S51作为外部主控制器，控制外部按键输入和点阵LCD的显示，并产生触发状态字；FPGA作为以软件编程为主，只要软件能够仿真通过，硬件元件只要满足有效的I/O端口就可以。在利用单片机AT89S51有限的I/O上和各个端口的功能是不能完全达到要求的，还需要在单片机AT89S51外围上加上必要的器件，这样可以减少单片机（AT89S51）复杂的编程和硬件I/O上的冲突。
测试结果表明，我们充分发挥FPGA速度快，可并行处理的特点，因此被测信号最高频率可达到很高。这种方案结合了上述两种方案的优点，既能实现良好的人机交互，又能工作在较高的频率，可以很好的实现题目要求。
我们在实现的过程中，利用EDA工具预测系统上限频率可达30M以上。在测试过程中限于仪器设备，我们采用1M测试信号，系统工作稳定可靠，测量结果准确无误。
关键词：数字逻辑，数据采集，多波形显示，数字信号发生
目录
摘 要 1
前 言 2
第一章 课题概述 3
1.1、选题背景 3
1.2、设计任务 3
1.3、基本要求 4
第二章、设计方案 5
2.1、总体设计方案 6
2.2、元件说明 8
第三章、系统实现与理论分析 9
3.1、数字信号发生器 9
3.1.1、数字信号发生器的软件流程图和组成框图 9
3.1.2、带异步置位/复位的通用八位寄存器的VHDL的源程序 11
3.1.3、任意分频器的源程序 11
3.1.4、循环移位寄存器源程序 12
3.2、门限电压控制器 13
3.3、触发电路 13
3.3.1、触发电路软件流程图和组成框图 13
3.3.2、转换接口电路模块功能的VHDL源程序 14
3.3.3、四位移位寄存器VHDL源程序 15
3.3.4、比较器的VHDL的源程序 16
3.3.5、锁存储器VHDL源程序 16
3.4、数据采集和处理 17
3.4.1、数据采集和处理的软件流程图和组成框图 17
3.4.2、存储器REGN的VHDL程序 20
3.4.3、系统控制器CONTROL的VHDL程序 20
3.4.4、数据处理器CALC的VHDL程序 21
3.5、存储器RAM的实现 22
3.6、示波器通道控制 25
3.6.1、多波形显示软件流程图和组成框图 25
3.6.2、多波形显示理论分析 25
3.7、键盘输入 29
3.8、液晶显示 30
3.8.1、液晶显示软件流程图 30
3.8.2、1602C液晶和单片机的接线原理图 30
3.8.3、单片机液晶显示源程序 31
第四章、系统仿真测试 34
4.1、数字信号发生器 34
4.2、触发电路 36
4.3、数据采集和处理 38
4.4、RAM随机存储器 40
4.5、DAC控制器 40
总 结 41
致 谢 42
参考文献 43
附录 EPM7032LC44-6硬件管脚分部图 44
附录 硬件图……………………………………………………………………………..…45
电气工程系应用电子专业毕业设计成绩评定表 46