毕业论文-用verilog语言模拟随机存储器的工作过程
- 资源类别：论文
- 资源分类：电子电工
- 适用专业：数字逻辑电路
- 适用年级：大学
- 上传用户：lkj3658
- 文件格式：word
- 文件大小：272.29KB
- 上传时间：2007-6-29 14:28:17
- 下载次数：0 次
- 浏览次数：159 次
安全检测：瑞星：安全 诺顿：安全 卡巴：安全
资料简介
毕业论文 用verilog语言模拟随机存储器的工作过程，共30页，13788字
摘要
Verilog是一种用于数字逻辑电路设计的语言。它既是一种行为描述语言，也是一种结构描述语言。也就是说，既可以用电路的功能描述也可用元器件和它们之间的连接来建立所设计电路的verilog模型。本次设计就是以 verilog语言为设计工具，它是在现场可编程门阵列（FPGA）上实现的。软件环境是xilinx的ISE8连接modisim.
本文主要是对可编程逻辑器件—随机存储器的应用探讨与实践,主要讲了与毕设有关的verilog语言，ISE开发环境及随机存储器程序在ISE上的模拟过程。
主要工作有：
1.熟悉随机存储器的工作过程及其构造；
2.用verilog语言编写模拟程序。
3.在ISE上对程序进行编译模拟结果
关键词:verilog,现场可编程门阵列,随机存储器
摘要
Verilog是一种用于数字逻辑电路设计的语言。它既是一种行为描述语言，也是一种结构描述语言。也就是说，既可以用电路的功能描述也可用元器件和它们之间的连接来建立所设计电路的verilog模型。本次设计就是以 verilog语言为设计工具，它是在现场可编程门阵列（FPGA）上实现的。软件环境是xilinx的ISE8连接modisim.
本文主要是对可编程逻辑器件—随机存储器的应用探讨与实践,主要讲了与毕设有关的verilog语言，ISE开发环境及随机存储器程序在ISE上的模拟过程。
主要工作有：
1.熟悉随机存储器的工作过程及其构造；
2.用verilog语言编写模拟程序。
3.在ISE上对程序进行编译模拟结果
关键词:verilog,现场可编程门阵列,随机存储器
资料文件预览
共1文件夹，1个文件，文件总大小：472.15KB，压缩后大小：272.29KB
- 毕业论文-用verilog语言模拟随机存储器的工作过程
毕业论文.doc [472.15KB]
下载地址
- [ 毕业论文-用verilog语言模拟随机存储器的工作过程下载 ] （需要: 62 个学海币） 如何赚学海币
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开？
A: 本站所有资源如无特殊说明，解压密码都是www.xuehai.net，如果无法解压，请下载最新的WinRAR软件。
Q: 我的学海币不多了，如何获取学海币？
A: 上传优质资源可以获取学海币，详细见学海币规则。
Q: 为什么我下载不了,但学海币却被扣了？
A: 由于下载人数众多，下载服务器做了并发的限制。请稍后再试，48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台，并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
Q: 为什么我下载的文件打不开？
A: 本站所有资源如无特殊说明，解压密码都是www.xuehai.net，如果无法解压，请下载最新的WinRAR软件。
Q: 我的学海币不多了，如何获取学海币？
A: 上传优质资源可以获取学海币，详细见学海币规则。
Q: 为什么我下载不了,但学海币却被扣了？
A: 由于下载人数众多，下载服务器做了并发的限制。请稍后再试，48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台，并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
