您现在正在浏览:首页 > 论文 > 计算机 > FPGA CPLD中常见模块设计

免费下载FPGA CPLD中常见模块设计

  • 资源类别:论文
  • 资源分类:计算机
  • 适用专业:FPGA CPLD
  • 适用年级:大学
  • 上传用户:i未来会幸福
  • 文件格式:word
  • 文件大小:780.15KB
  • 上传时间:2007-10-31 13:40:59
  • 下载次数:0
  • 浏览次数:111

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
FPGA CPLD中常见模块设计,包括如下论文:
错误检测与纠正电路的设计与实现
基于CPLD FPGA的半整数分频器的设计
基于FPGA的多种形式分频的设计与实现
基于FPGA的高频时钟的分频和分配设计
基于FPGA的全数字锁相环设计
使用PLD内部锁相环解决系统设计难题
一种基于移位寄存器的CAM的Verilog HDL实现
异步FIFO结构及FPGA设计
用CPLD控制曼彻斯特编解码器
用VHDL语言在CPLD上实现串行通信
智能全数字锁相环的设计。
资料文件预览
共2文件夹,11个文件,文件总大小:1.09MB,压缩后大小:780.15KB
  • FPGA CPLD中常见模块设计
    • FPGA CPLD中常见模块设计
      • Microsoft Word文档一种基于移位寄存器的CAM的Verilog HDL实现.doc  [90.50KB]
      • Microsoft Word文档使用PLD内部锁相环解决系统设计难题.doc  [92.50KB]
      • Microsoft Word文档基于CPLD FPGA的半整数分频器的设计.doc  [43.50KB]
      • Adobe Acrobat可导出文档格式文件基于FPGA的全数字锁相环设计.pdf  [291.28KB]
      • Microsoft Word文档基于FPGA的多种形式分频的设计与实现.doc  [44.00KB]
      • Microsoft Word文档基于FPGA的高频时钟的分频和分配设计.doc  [82.50KB]
      • Microsoft Word文档异步FIFO结构及FPGA设计.doc  [130.50KB]
      • Microsoft Word文档智能全数字锁相环的设计.doc  [53.50KB]
      • Microsoft Word文档用CPLD控制曼彻斯特编解码器.doc  [90.00KB]
      • Microsoft Word文档用VHDL语言在CPLD上实现串行通信.doc  [105.00KB]
      • Microsoft Word文档错误检测与纠正电路的设计与实现.doc  [89.50KB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部