您现在正在浏览:首页 > 论文 > 电子电工 > 毕业设计-基于FPGAHDL数字时钟设计及仿真

免费下载毕业设计-基于FPGAHDL数字时钟设计及仿真

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:电路设计
  • 适用年级:大学
  • 上传用户:xuehai
  • 文件格式:word
  • 文件大小:827.64KB
  • 上传时间:2013-7-9 0:28:02
  • 下载次数:0
  • 浏览次数:0

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介

毕业设计-基于FPGAHDL数字时钟设计及仿真,共28页,12645字,附VHDL源程序
摘    要
VHDL硬件描述语言,是一种用软件来实现硬件的快速的电路设计工具。相对于传统的电子系统设计方法来说,它具有修改方便 、容易调试、设计周期短、成本低等优点。数字钟是用VHDL语言设计的,其包括数字钟时间计数及显示电路、数字钟时间调整设定电路、按键除抖动电路、七段动态扫描驱动显示驱动电路4个模块。按键除抖动电路包含整形电路和微分电路。数字钟具有正常计时和时、分、秒调整功能。最后应用MAX+PLUS II 10.0进行了编译和仿真,验证了电路的正确性。

目  录
摘 要……………..(1)
前 言....(2)
第一章 数字时钟的设计原理………...(3)
第二章 数字时钟的电路设计......(4)
2.1  生成1 Hz时钟信号模块…    ….....(4)
2.2  24进制计数器和60进制计数器..(5)
2.3  工作状态控制模块(6)
2.4  计时模块………........(8)
2.5  生成扫描信号模块……………..……….………..…..(9)
2.6  选择显示数据及译码模块…….…………….……...(10)
2.7  结果显示模块…….…(12)
2.8  按键消除抖动电路设计………..………….……………..…………(16)
2.9  仿真结果………….….….…………..(19)
第三章 电路测试……………....(21)
结 论 ……………..…………..……...………...(22)
参考文献..………(23)
致 谢.…….………..……...…….(24)
附 录……….....(25)
源程序….….……(25)

资料文件预览
共1文件夹,1个文件,文件总大小:1.29MB,压缩后大小:827.64KB
  • 毕业设计-基于FPGAHDL数字时钟设计及仿真
    • Microsoft Word文档基于FPGAHDL数字时钟设计.doc  [1.29MB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部