您现在正在浏览:首页 > 论文 > 电子电工 > 毕业设计-基于FPGA的FIR滤波器设计

免费下载毕业设计-基于FPGA的FIR滤波器设计

  • 资源类别:论文
  • 资源分类:电子电工
  • 适用专业:电子技术
  • 适用年级:大学
  • 上传用户:xuehi
  • 文件格式:word
  • 文件大小:632.65KB
  • 上传时间:2008-3-11 12:02:50
  • 下载次数:0
  • 浏览次数:129

安全检测:瑞星:安全 诺顿:安全 卡巴:安全

资料简介
毕业设计 基于FPGA的FIR滤波器设计,共26页,12736字。
目录
引言 1
1.软件及硬件平台 2
1.1 VHDL语言特点 2
1.2 MAX PLUSII开发环境 3
1.3 可编程逻辑器件 4
1.4 ALTERA公司FLEX 10K系列 5
2.FIR滤波器基本理论 6
2.1 数字滤波器概述 6
2.2 有限长单位冲激响应(FIR)滤波器 6
2.2.1 FIR滤波器特点 6
2.2.2 FIR滤波器结构 7
2.3 FIR数字滤波器的实现方法 8
3.基于FPGA实现FIR滤波器的研究 9
3.1 基于乘法器结构的 FIR 滤波器在 FPGA 上的实现结构 9
3.1.1基于乘累加 FIR 滤波器结构 9
3.1.2 基于并行乘法器直接型 FIR 滤波器结构 10
3.2 基于分布式(DA)算法的 FIR 滤波器在 FPGA 上实现结构 11
3.2.1 用分布式原理实现FIR滤波器-串行方式 12
3.2.2 用分布式原理实现FIR滤波器-并行方式 13
3.3 CSD码及最优化方法 14
4.线性相位FIR滤波器的设计 16
4.1 FIR滤波器的设计要求 16
4.2 软件环境和硬件平台选择 16
4.3 FIR滤波器的设计方案 16
4.4 各模块设计 17
5.仿真结果及分析 21
5.1 仿真结果 21
5.2 仿真结果分析 22
6.总结 22
致谢 23
参考文献 23
ABSTRACT 25
摘要:本文提出了一种采用现场可编程门阵列器件(FPGA)实现FIR数字滤波器的方案,并以Altera公司的FPGA器件EPF10K30为例完成了FIR滤波器的模块化设计过程。底层采用VHDL语言描述设计文件,顶层使用底层产生的模块连接组成FIR滤波器,并在MAX+plusII上进行了实验仿真。仿真结果表明:该设计方案可行,可为今后的数字滤波器模块化研究提供另一种思路。
关键词:VHDL;FPGA;FIR滤波器;Maxplus
资料文件预览
共1文件夹,1个文件,文件总大小:1.20MB,压缩后大小:632.65KB
  • 毕业设计-基于FPGA的FIR滤波器设计
    • Microsoft Word文档ss.doc  [1.20MB]
下载地址
资料评论
注意事项
下载FAQ:
Q: 为什么我下载的文件打不开?
A: 本站所有资源如无特殊说明,解压密码都是www.xuehai.net,如果无法解压,请下载最新的WinRAR软件。
Q: 我的学海币不多了,如何获取学海币?
A: 上传优质资源可以获取学海币,详细见学海币规则
Q: 为什么我下载不了,但学海币却被扣了?
A: 由于下载人数众多,下载服务器做了并发的限制。请稍后再试,48小时内多次下载不会重复扣学海币。
下载本文件意味着您已经同意遵守以下协议
1. 文件的所有权益归上传用户所有。
2. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
3. 学海网仅提供交流平台,并不能对任何下载内容负责。
4. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
5. 本站不保证提供的下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
返回顶部