学海网

毕业设计 基于VHDL多功能数字频率计的研究，共33页，11318字。
目录
摘要 1
Abstract 1
1 引言 2
2 多功能数字频率计的总体设计 4
3 vhdl的简述 5
3.1 vhdl的发展 5
3.2 vhdl的特点 5
3.3 vhdl语言结构 6
3.3.1 实体（ENTITY） 7
3.3.2 结构体（ARCHITECTURE） 8
3.4 VHDL软件设计简介 9
4 利用VHDL语言设计频率计 10
4.l 系统功能的分析与电路设置 10
4.2 测频原理 11
4.3 测频专用模块工作功能描述及VHDL程序 13
4.3.1 FCH 13
4.3.2 计数器模块（CNT1/CNT2） 14
4.3.3 控制模块（CONTRL） 16
4.3.4 脉冲宽度和占空比测量模块设计 18
4.3.5 GATE 21
4.3.6 测频/测周期实现 22
4.3.7 测频主系统实现 23
5 硬件电路的制作与调试 25
6 多功能数字频率计仿真及分析 26
6.1 MAX+PLUSⅡ的特点 26
6.2 基于MAX+PLUSⅡ的数字集成电路设计过程 27
6.3 多功能数字频率计仿真及分析 28
结语: 29
参考文献 30
致谢 31

摘要：本文介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，多功能数字频率计的设计方法。该频率计采用单片机与频率测量技术相结合，利于多周期同步测量法的实现和灵活的测量自动控制，并且大大提高了测量的精度。本文主要包括该频率计的硬件组成和工作原理两部分内容， 描述了它的系统组成、工作原理和软件设计。在硬件上，利用Altera公司的CPLD器件为主控器；在软件上，采用VHDL硬件描述语言编程,极大地减少了硬件资源的占用。该数字频率计的lHz～1MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途；其测试结果由3只七段数码管稳定显示，测试量程可自动切换、测量误差小于等于0．1％ 。仿真与分析结果表明，该数字频率计性能优异，与单片机为主控器的频率计相比，软件设计语言灵活，硬件更简单，速度更快。
关键词：数字频率计；频率测量；周期测量；占空比测量